Optimization of Memory Mapping Into Fpga Architecture for Specialized Processors' Program Models

Authors: 
Melnyk V., Lopit I.

Національний університет “Львівська політехніка”, кафедра безпеки інформаційних технологій

The article embraces the issues of effective mapping into the FPGA architecture of the random access memory devices that are parts of application-specific processors’ program models. According to the analysis of modern FPGA architecture, the approaches of effective memory mapping are suggested; methods, algorithms and software means are developed.

1. Chameleon – the System-Level Design Solution. [Електронний ресурс] / – Режим доступу: http://intron-innovations.com/?p=sld_chame. 2.IEEE, Standard VHDL Language Reference Manual. Standard 1076-1993, New York, NY: IEEE, 1993. 3. Мельник А. О., Архітектура комп'ютера. Луцьк: Волинська обласна друкарня, 2008. — 470 с. 4. Quartus II Help v12.0. Adaptive Look-Up Table (ALUT) Definition. [Електронний ресурс] / – Режим доступу: http://quartushelp.altera.com/12.0/mergedProjects/reference/glossary/def... 5. Stratix IV Device Handbook [Електронний ресурс] / – Режим доступу: http://www.altera.com/literature/hb/stratixiv/stx4_5v1.pdf 6. Мудров А.Е. Численные методы для ПЭВМ на языках Бейсик, Фортран и Паскаль. Томск: МП “РАСКО”, 1991. - 272 с. 7. Recommended HDL Coding Styles [Електронний ресурс] / – Режим доступу http://www.altera.com/literature/hb/qts/qts_qii51007.pdf 8. lpm_mux, mux and busmux Megafunction [Електронний ресурс] / – Режим доступу http://quartushelp.altera.com/13.0/mergedProjects/hdl/mega/mega_file_lpm...