Programming Features Dynamically Reconfigurable Processors

Authors: 
Berezovskyi M., Dunets R.

Національний університет “Львівська політехніка”, кафедра спеціалізованих комп’ютерних систем

Considered problems associated with software for the dynamically reconfigurable processors. Suggested ways of representing machine instructions for such processors, the method of adaptation programs of RISC-processor and processor`s machine instructions compression methods.

1. Intel 64 and IA-32 Architecture Optimization Reference Manual (March 2014) [Електронний ресурс]. – Режим доступу: http://www.intel.ru/content/dam/www/public/us/en/documents/manuals/64- ia-32-architectures-optimization-manual.pdf 2. Таненбаум Э. Архитектура компьютера / Э. Таненбаум, Т. Остин. 6-е изд. – СПб.: Питер, 2013. – 816 с. 3. Bringing Portability to the Software Process / West Virginia University, Dept. of Statistics and Computer Science – Morgantown, 1997 – 9 p. 4. Клятченко Я. М. Sоft-процесорний пристрій на базі сучасних ПЛІС для реалізації алгоритму адаптивного порівняння інформаційних об’єктів / Я. М. Клятченко, В. П. Тарасенко, О. В. Тара- сенко-Клятченко, О. К. Тесленко // Вісник Нац. ун-ту “Львівська політехніка”: Комп'ютерні системи та мережі. – 2011. – № 717. − С. 64–69. 5. Штейнберг Б. Новым процессорам – новые компиляторы / Б. Штейнберг, М. Юрушкин // Открытые системы: журнал. – 2013, № 01. 6. G. Haber. Introduction to Binary Translation [Електронний ресурс] // Intel, 2010, – Режим доступу: http://moodle.technion.ac.il/plug infile.php/373059/mod_resource/content/3/ IntroductionToBinary Translation-ver2. pdf. 7. Baraz L. IA-32 Execution Layer: a two-phase dynamic translator designed to support IA-32 applications on Itanium-based systems / Baraz, Leonid; Devor, Tevi; Etzion, Orna. – Proceedings of the 36th Annual IEEE/ACM International Symposium on Microarchitecture MICRO 36 – Washington, DC, USA: IEEE Computer Society, 2003. 8. Березовський М. Динамічно реконфігуроване процесорне ядро / М. Березовський, Р. Дунець // Сучасні комп’ютерні системи та мережі: розробка та використання: матер. 5-ї міжнар. наук.-техн. конф. ACSN-2011. – С. 204–205. 9. Дунець Р. Б. Аналіз та синтез топологій комп’ютерних видавничо-поліграфічних систем: монографія. – Львів: НВФ “Українські технології”, 2003. – 192 с. 10. Dunets R. Method of determination the elements of connected simple cycles of topologies // Proc. Advanced Computer Systems and Networks: Design and Application (ACSN-2003). – Lviv: Publishing House of Lviv Polytechnic National University, 2003. – P. 131–133. 11. Дунець Р.Б. Визначення часу та маршрутів критичних шляхів топологій спеціалізованих комп’ютерних систем // Вісник Хмельницького нац. ун-ту. – Хмельницький, 2007. – Т.1. – № 2. – С. 70–74. 12. Березовський М. Оптимізація формату машинних команд динамічно реконфігурованого процесорного ядра / М. Березовський, Р. Дунець // Радіоелектронні і комп’ютерні системи. – 2012. – № 5 (57). – С. 120–124.