Розглянуті можливі шляхи встановлення існування необхідних умов еквівалентності схем РЕА під час розв’язання задач верифікації і функціональної декомпозиції схем. У першому випадку необхідно реалізувати класифікатор схемних елементів. Інший варіант розв’язання задачі – реалізація класифікатора схемних ланцюгів.
1. Базилевич Р.П. Декомпозиционные и топологические методы автоматизированного конструирования электронных устройств. – Львов: Вища школа, 1981. – 168 с. 2. Бершадский А.М. Разрезание схем на части с использованием макропороцедуры выделения в графе изоморфных подграфов // Вычислительная техника: Материалы Всесоюз. конф. “Автоматизированное техническое проектирование электронной аппаратуры”. – Вильнюс: Минвуз Лит.ССР, 1979. – С. 61–64. 3. Bilal Al-Zabi, A.Kernytskyy, S.Tkatchenko. Models of Circuits and Their Elements for Functional Decomposition and Verification at the Stage of Computer Systems’ PC Boards Design. – The Experience of Designing and Application of CAD Systems in Microelectronics. Proceedings of the IXth International Conference CADSM’2007, Lviv-Polyana. Publishing House of Lviv Polytechnic National University, 2007. – Р. 286–287. 4. Базилевич Р.П., Ткаченко С.П., Радзивил А.З., Панькив М.Р. Пакет прикладных программ “Покрытие”. РФАП, ИК АН УССР. – К., 1984. 5. Bilal Al-Zabi, A.Kernytskyy, S.Tkachenko. Ways to Establishing Necessary Features of Circuit Equivalence. – Perspective Technologies and Mathods in MEMS Design. Proceedings of the IIId International Conference of Young Scientists MEMSTECH’2007, Lviv. Publishing House of Lviv Polytechnic National University, 2007. – Р. 153.