Наведено алгоритм оптимізації компілятором статичних масивів в архітектурі на основі пам’яті з впорядкованим доступом. Наведено результати виконання оптимізації компілятором.
1. Anatoly Melnyk, Andriy Salo. Instruction set architecture of the determined memory access processor// Досвід розробки та застосування САПР в мікроелектроніці – CADSM’2003. – c. 198–199. 2. Мельник А.О., Сало А.М. Методика проектування паралельного процесора на основі пам’яті з детермінованою вибіркою // Вісник Нац. ун-ту “Львівська політехніка”. – Львів, 2005. – №546. – С. 96–101. 3. Мельник А.О., Сало А.М. Методика проектування паралельного процесора на основі пам’яті з детермінованою вибіркою.// Вісник Нац. ун-ту “Львівська політехніка”. – Львів, 2005. №546. – С. 96–101. 4. Мельник А.О., Сало А.М. Організація регістрових файлів програмованих процесорів // Вісник Нац. ун-ту “Львівська політехніка”, №573. – Львів, 2006. – С. 138–147. 5. Мельник А.О., Сало А.М. Проектування спеціалізованих процесорів на основі їх конфігурованих моделей // Моделювання та інформаційні технології. Зб. наук. пр. ІПМЕ НАН України. – Вип. 39. –К., 2007. – C. 136–149. 6. Мельник А.О., Сало А.М., Клименко В.А. Апаратна реалізація циклів програмованих конфігурованих процесорів // Вісник Нац. ун-ту “Львівська політехніка” Компютерні системи та мережі: Вид-во Нац. ун-ту “Львівська політехніка”. – Львів, 2007. №603. – С. 94–102. 7. Synfora PICO Express Datasheet http://www.synfora.com/products/files/PicoExpressDatasheet_V18.pdf. 8. Goran Sandberg. The Mitrion-C Development Environment for FPGAs // www.mitrionics.com.