Розроблено концептуальні основи побудови базових компонентів самоконфігуровної комп’ютерної системи – програмних засобів розподілу обчислювального навантаження між універсальним комп’ютером та реконфігуровним середовищем і програмних засобів генерування програмних моделей спеціалізованих процесорів, а також сформовано вимоги до інших її компонентів – реконфігуровного середовища, його драйвера і програмних засобів його конфігурування і логічного синтезу спеціалізованих процесорів.
1. Мельник В.А. Самоконфігуровні апаратні прискорювачі обчислень в комп’ютерах / В.А. Мельник, З.Т. Сарайрех // Вісник Національного університету „Львівська політехніка” “Комп’ютерні системи та мережі”. – 2010. – №688. – С.163–171. 2. Мельник В.А. Метод самоконфігурування апаратного прискорювача / В.А. Мельник, З.Т. Сарайрех // Матер. V Міжнар. конф. молодих вчених “Комп’ютерні науки та інженерія 2011” (CSE-2011), Україна, Львів, 2011. – С. 126–127. 3. Melnyk A., Melnyk V. "Self-Configurable FPGA-Based Computer Systems," Advances in Electrical and Computer Engineering. – Vol. 13, № 2. – P. 33-38, 2013, doi: 10.4316/AECE.2013.02005. 4. Мельник В. Система розподілу обчислювального навантаження між хост-комп’ютером та самоконфігуровним прискорювачем / В. Мельник, В. Степанов, З. Сарайрех // Науковий вісник Чернівецького університету “Комп’ютерні системи та компоненти”. – Чернівці: Чернівецький національний університет імені Юрія Федьковича, 2012. – Т. 3, Вип. 1. – С.6–16. 5. A Proven EDA Solutions Provider makes all the difference. – [Електронний ресурс]. – Режим доступу: http://www.aldec.com/en. 6. Xilinx Core Generator. Xilinx Inc. – [Електронний ресурс]. – Режим доступу: http://www.xilinx.com/ise/products/coregen_overview.pdf – 2005. 7. Мельник А. Організація бібліотек ядер стандартизованих та замовних комп’ютерних пристроїв для високопродуктивних реконфігуровних прискорювачів / А. Мельник, В. Мельник // IV Всеукр. наук.-практ. конф. «Комп’ютерні технології: наука і освіта», Україна, м. Луцьк, 9–11 жовтня 2009 р.. – Луцьк: Луцький інститут розвитку людини університету «Україна». – C. 113–117. 8. Genest G. Programming an FPGA-based Super Computer Using a C-to-VHDL Compiler: DIME-C / G. Genest, R. Chamberlain, R. Bruce // Adaptive Hardware and Systems, 2007. AHS 2007. Second NASA/ESA Conference, 5–8 Aug. 2007. – P. 280–286. 9. Chameleon – the System-Level Design Solution. – [Електронний ресурс]. – Режим доступу: http://intron-innovations.com/?p=sld_chame. 10. ANSI-C to VHDL Compiler. – [Електронний ресурс]. – Режим доступу: http://www.nallatech.com/FPGADevelopment-Tools/dimetalk.html. 11. Agility Compiler for SystemC. Electronic System Level Behavioral Design & Synthesis Datasheet. – 2005. – [Електронний ресурс]. – Режим доступу: http://www.europractice.rl.ac.uk/vendors/agility_compiler.pdf. 12. Handel-C Synthesis Methodology – Mentor Graphics. – [Електронний ресурс]. – Режим доступу: http://www.mentor.com/products/ fpga/handel-c/. 13. C-to-FPGA Tools form Impulse Accelerated Technologies. Impulse CoDeveloper C-to-FPGA Tools. – [Електронний ресурс]. – Режим доступу: http://www.impulseaccelerated.com/ products_universal.htm. 14. Мельник В.А. Вимоги до системи генерування моделей процесорів cамоконфігуровного апаратного прискорювача / В.А. Мельник, З.Т. Сарайрех // Матер. 5-ї Міжнар. наук.-техн. конф. «Сучасні комп'ютерні системи та мережі: розробка та використання» (ASCN-2011). – Львів, 2011. – С.255–258. 15. Мельник А.О. Спеціалізовані комп’ютерні системи реального часу / А.О. Мельник. – Львів: Державний університет “Львівська політехніка”, 1996. – 54 c.