Статтю присвячено методам і засобам для генерації bitsliced-описів бієктивних 4×4 S-Boxes зі зменшеною кількістю вентилів/інструкцій. Згенеровані запропонованим методом bitsliced- описи дають змогу покращити безпеку та продуктивність як програмних імплементацій криптоалгоритмів, що використовують 4×4 S-Boxes, на різноманітних процесорних архітектурах, так і апаратних засобів на базі FPGA і ASIC.
Розглянуто питання щодо підвищення безпеки та ефективності програмної реалізації симетричних блокових шифрів. Використано bitslice-підхід до безпечної імплементації криптоалгоритмів, який має такі потенційні переваги, як високу швидкодію і невимогливість до обчислювальних ресурсів. Проте, відомі bitsliced-методи мають обмеження, оскільки працюють з детермінованими S-Box або розраховують S-Box менших розмірів. Запропоновано новий евристичний метод bitsliced-подання криптографічних 8´8 S-Box, що містять випадково згенеровані значення.