Паралельно-вертикальний метод і базова структура пристрою обчислення сум парних добутків

2008;
: сс. 27 -32
Authors: 

І. Цмоць, *В. Іванців

Національний університет «Львівська політехніка», кафедра автоматизованих систем управління,

*Державний науково-дослідний інститут інформаційної інфраструктури

Вибрано принципи побудови та шляхи підвищення ефективності використання обладнання, розроблено орієнтований на НВІС-реалізацію паралельно-вертикальний метод і базову структуру пристрою обчислення сум парних добутків.

Principles of construction and way of increase of efficiency of use of the equipment have been chosen, the parallel-vertical method with focusing on VLSIC-realization, and base structure of the device of calculation of the sums of pair products have been developed.

  1. Кун С. Матричные процессоры на СБИС. – М.: Мир, 1991. – 672 с.
  2. Палагин А.В., Опанасенко  В.Н.  Реконфигуриремые  вычислительные  системы.  –  К.:  Просвіта,  2006.  –  280  с.
  3. Самофалов К.Г. и др. Прикладная теория цифровых автоматов. – К: Вища шк., 1987. – 375 с.
  4. Цмоць І.Г. Інформаційні технології та спеціалізовані засоби обробки сигналів і зображень у реальному часі. – Львів: УАД, 2005. – 227c.
  5. Стрямець С.П, Цмоць І.Г. Паралельні алгоритми та НВІС-структури обчислення суми парних добутків // Вісник Нац. ун-ту “Львівська політехніка” “Комп’ютерна  інженерія  та  інформаційні  технології”.  –  2003.  –  №  496.  –  С.  255–263.
  6. Карцев М.А., Брик В.А. Вычислительные системы и синхронная арифметика. – М., 1981. – 359 с.
  7. Цмоць І.Г. Паралельні алгоритми та матричні НВІС-структури пристроїв множення для комп’ютерних систем реального часу // Науково-технічний журнал “Інформаційні технології і системи”. Том 7, 2004. – №1. – С. 5–16.
  8. Березький О., Цмоць І. Методи та НВІС-структури для множення матриці на матрицю у реальному часі. Вісник НУ “Львівська політехніка” “Комп’ютерні системи проектування. Теорія і практика”. – 2007. – № 591. – С. 63–76.