Архітектура конвеєрного процесора дискретних вейвлітних перетворень