Approach to Classification of Communication Environments for Networks on Chip

1. Chrysostomos N., Vijaykrishnan N., Chita R. Das. Network-on-Chip Architectures. A Holistic Design Exploration // Lecture Notes in Electrical Engineering, Vol. 45. – Hardcover 2010. – 223 p. 2. Kumar S., Jantsch A., Soininen J.-P., Forsell M., Millberg1 M., Oberg1 J., Tiensyrja K., Hemani A. A Network on Chip Architecture and Design Methodology // Proc. IEEE Computer Society Annual Symposium on VLSI (ISVLSI.02). – Р. 105 – 112. 3. Vincenzo R., Atienza D. A Reconfigurable Network-on-Chip Architecture for Optimal Multi Processor SoC Communication // 16th IFIP/IEEE International Conference on Very Large Scale Integration (October 2008). – Rhodes, Greece. – P. 321–326. 4. Pande P.P., Grecu C., Jones M., Ivanov A., Saleh R. Performance Evaluation and Design Trade-Offs for Network-on-Chip Interconnect Architectures // IEEE TRANSACTIONS ON COMPUTERS, 2005, V. 54, № 8, p.1025–1040 5. Gebali F., Elmiligi H., Watheq El-Kharashi M. Networks-on-Chip: Theory and Practice.– Boca Raton (USA): CRC Press/Taylor and Francis Group LLC, 2009. – 307p. 6. Bjerregaard T., Mahadevan S. A survey of research and practices of Network-onchip // ACM Computing Surveys. – 2006. – Vol.38, 51. – P.1–51. 7. Дунець Б. Р. Базові архітектури прист- роїв комутації пакетів з багатоканальною вхідною буферизацією // Комп'ютерні технології друкарства. – Львів: Укр. акад. друкарства. – 2004. – №11. – С. 43–49. 8. Дунець Р. Б. Топології комп’ютерних систем. – Львів: ІППТ при НУ „Львівська політехніка”, 2007. – 50 с. 9. Дунець Р. Б. Аналіз та синтез топологій комп’ютерних видавничо-поліграфічних систем: монографія. – Львів: НВФ “Українські тех- нології”, 2003. – 192 с. 10. Мельник А. О. Архітектура комп’ютера. – Луцьк: Волинська обласна дру- карня, 2008. – 470 с. 11. Andrii Spitzer, Roman Dunets. Method of switching packets in networks on chip with matrix topology // Journal of Information, Control and Management Systems, Vol. 10, (2012), No.1. – P. 105–111.