Проаналізовано відомі структури регістрових файлів програмованих процесорів. Запропоновано структуру регістрового файла на базі черги з програмованою затрим- кою. Основні типи регістрових файлів реалізовано на базі ПЛІС сімейства VirtexE фірми Xilinx та проведено їх порівняльний аналіз.
1. David J. Kuck. The Structure of Computers and Computations. John Wiley & Sons, Pittsburgh, Pennsylvania, 1978. 2. Kung S.Y. VLSI Array Processors, Prentice Hall, 1988. 3. Fernandes M.M., Llosa J., Topham N. Using Queues for Register File Organization in VLIW Architectures. Technical Report ECSCSG 29–97, Dept of Computer Science, University of Edinburgh, 1997. 4. Corporaal H. Microprocessor Architectures: From VLIW to Tta, John Wiley & Sons, Inc., New York, NY, 1997. 5. Blank G. and Krueger S. SuperSPARC: A fully integrated superscalar processor. In Hot Chips III. A Symposium on High- Площа кристала 146 Lviv Polytechnic National University Institutional Repository http://ena.lp.edu.ua Performance Chips // IEEE, August 1991. 6. CEVA: CEVA-X1620 Datasheet. CEVA, 2005. 7. Texas Instruments: TMS320C64x Technical Overview. 2005. – www.ti.com. 8. Rixner S., Dally W., Khailany B., Mattson P., Kapasi U. Register organization for media processing. International Symposium on High Performance Computer Architecture (HPCA). – 2000. – Р. 375–386. 9. Balasubramonian R., Dwarkadas S., Albonesi D. Reducing the Complexity of the Register File in Dynamic Superscalar Processor. In Proceedings of the 34th International Symposium on Microarchitecture, December 2001. 10 Balasubramonian R., Dwarkadas S., and Albonesi D. Reducing the complexity of the register file in dynamic superscalar processors. In Proceedings of the International Symposium on Microarchitecture, Dec. 2001. 11. Russell R.M. The CRAY-1 computer system. Communications of the ACM, 21(1): 63–72, Jan. 1978. 12 Ravindran R., Senger R., Marsman E., Dasika G., Guthaus M., Mahlke S. and Brown R. Increasing the Number of Effective Registers in a Low-Power Processor Using a Windowed Register File. Proc. – 2003. 13. David L. Weaver and Tom Germond. The SPARC Architecture Manual, Version 9. Sparc International and PTR Prentice Hall, Englewood Cliffs, NJ, 1994. 14. Мельник А.О. Спеціалізовані системи реального часу : конспект лекцій. – Львів: Навч.видання, 1996. – 53 c. 15. Мельник А.О., Сало А.М. Методика проектування паралельного процесора на основі пам’яті з детермінованою вибіркою // Вісн. Нац. ун-ту “Львівська політехніка”. – 2005. – № 546. – С. 96–101. 16. Hakenes R.. A novel lowpower microprocessor architecture. www.iccd-conference.org/proceedings/2000/08010141.pdf. 17. Gregory W. A Comparison of Circuits for On-Chip Programmable Crossbar Switches // 10th NASA Symposium on VLSI Design, Albuquerque, NM, March 20–21, 2002. 18. www.xilinx.com