1. CSN
  2. Всі випуски
  3. Номер 857, 2016
  4. Оптимізація перенесення при додаванні двійкових чисел у теоретико-числовому базисі Радемахера

Оптимізація перенесення при додаванні двійкових чисел у теоретико-числовому базисі Радемахера

CSN.
2016;
, Номер 857
: с. 88 - 101
https://doi.org/10.23939/csn2016.857.088
Автори:
  1. М. Соломко
  2. Б. Круліковський
1
Національний університет водного господарства та природокористування, кафедра обчислювальної техніки
2
Національний університет водного господарства та природокористування, кафедра обчислювальної техніки

Розглянуто математичні моделі обчислювальної схеми у вигляді орієнтованого ациклічного графу для побудови паралельних суматорів з паралельним способом перенесення. Продемонстровано зв’язок між обчислювальними кроками орієнтованого ациклічного графу та процесом перенесення одиниці у схемі багаторозрядного суматора, що дає змогу визначати оптимальну кількість перенесень у схемі багаторозрядного паралельного суматора з паралельним способом перенесення у теоретико–числовому базисі Радемахера. Процес додавання двійкових чисел у схемі суматора використовує алгоритм логарифмічного підсумовування.

суматор каскадна схема
напрямлений ациклічний граф
ТЧБ Радемахера
  1. Борисенко А. А. Реплика по поводу микропроцессоров Фибоначчи [Электронный ресурс] / А. А. Борисенко // Академия Тринитаризма. – 01.09.2011. – Эл. № 77-6567, публ. 16805. – Режим доступа: \www/URL: http://www.trinitas.ru/rus/doc/0232/009a/02321223.htm
  2. Sajesh Kumar, Mohamed Salih (2012) Efficient Carry Select Adder Design for FPGA. Procedia Engineering, 30, 449 – 456 http://www.sciencedirect.com/science/article/pii/S1877705812008946
  3. Yogita Hiremath (2014) A Novel 8-bit Carry Select Adder using 180nm CMOS Process Technology. International Journal of Emerging Engineering Research and Technology, Volume 2, Issue 6, September, 187–194 http://www.ijeert.org/pdf/v2-i6/25.pdf
  4. Balasubramanian, P., Jacob Prathap Raj, C., Anandi, S., Bhavanidevi, U., Mastorakis, N. E. (2013) Mathematical Modeling of Timing Attributes of Self-Timed Carry Select Adders. Recent Advances in Circuits, Systems, Telecommunications and Control, 228–243 http://www.wseas.us/e-library/conferences/2013/Paris/CCTC/CCTC-34.pdf
  5. Chithra, M., Omkareswari, G. (2013) 128-bit Carry Select Adder Having Less Area And Delay. International Journal of Advanced Research in Electrical, Electronics and Instrumentation Engineering Vol. 2, Issue 7, July 2013, 3112–3118 http://www.ijareeie.com/upload/2013/july/35E_128-BIT.pdf
  6. Куницкая, С. Ю. Синтез устройства сложения в двоично-троичной избыточной системе счисления [Электронный ресурс] / С. Ю. Куницкая // Вісник ЧДТУ: Інформаційні технології, обчислювальна техніка і автоматика, 2015, № 1, С. 86–90. – Режим доступа: \www/URL: http://www.irbis-nbuv.gov.ua/cgi bin/irbis_nbuv/cgiirbis_64.exe?I21DBN=LINK&P21DBN=UJRN&Z21ID=&S21REF=10&S21CNR=20& S21STN=1&S21FMT=ASP_meta&C21COM=S&2_S21P03=FILA=&2_S21STR=Vchdtu_2015_1_16
  7. Tang, Y., Liu, L., Tech, G., Tatemura, J., Hacigumus, H. (2015) KTV-Tree: Interactive Top-K Aggregation on Dynamic Large Dataset in the Cloud. IEEE 35th International Conference on Distributed Computing Systems Workshops, June 29 2015-July 2 2015, 136-142 https://pdfs.semanticscholar.org/ cb3e/ae43d0e3465cd52acf73de974bcc374e6665.pdf
  8. Мартинюк, Т. Б. Аналіз операційного базису для нейромережевих інтелектуальних систем [електронний ресурс] / Т. Б. Мартинюк, А. В. Кожем’яко, Н. О. Денисюк, Т. Ю. Позднякова // Інформаційні технології та комп’ютерна інженерія. – 2015. – № 2. – С. 83–87. – \www/URL: http://www.google.com.ua/url?url=http://irbisnbuv.gov.ua/cgibin/irbis_nb... %3FC21COM%3D2%26I21DBN%3DUJRN%26P21DBN%3DUJRN%26IMAGE_FILE_DOWNLOAD%3D1%26Image_file_name% 3DPDF/Itki_2015_2_15.pdf&rct=j&frm=1& q=&esrc=s&sa=U&ved=0ahUKEwj0pMKMxLjMAhWKIpoKHfS6BOgQF gg7MAg&usg=AFQjCNG8Mu VpB_g7LaFHXW8ZVNYKn3hc0A
  9. Цмоць І. Модифікований метод та нвіс-структура пристрою групового підсумовування для нейроелемента [Електронний ресурс] / І. Цмоць, О. Скорохода, Б. Балич // Вісник Нац. ун-ту “Львівська політехніка”. – 2012. – № 732 : Комп’ютерні науки та інформаційні технології. – С. 51–57. – Режим доступу: \WWW/URL: http://ena.lp.edu.ua:8080/ bitstream/ntb/14865/1/9_Tsmots_51_57_732.pdf
  10. Wu C., Wan Sh., Hou W., Zhang L., Xu J., Cui Ch., Wang Y., Hu J., Tan W. (2015) A survey of advancements in nucleic acid-based logic gates and computing for applications in biotechnology and biomedicine. Chem. Commun., 2015, 51, 3723–3734 https://www.chem.ufl.edu/wp-content/uploads/sites/39/pubs/2015/A%20Surve... 20in%20Nucleic%20Acid-based%20Logic%20Gates%20and%20Computing%20for%20Applications% 20in%20Biotechnology%20and%20Biomedicine.pdf
  11. Seelig, Georg and Soloveichik, David (2009) Time-Complexity of Multilayered DNA Strand Displacement Circuits. In: DNA computing and molecular programming. Lecture Notes in Computer Science. No.5877. Springer, Berlin, pp. 144–153. http://www.dna.caltech.edu/Papers/CRN_circuit_complexity.pdf
  12. Гамаюн В. П. О развитии многооперандных вычислительных структур [Текст] / В. П. Гамаюн // Управляющие системы и машины. – 1990. – № 4. – С. 31–33.
  13. Гамаюн В. П. Автореф. дис. д-ра техн. наук: 05.13.13 / В. П. Гамаюн. – НАН України. Ін-т кібернетики ім. В. М. Глушкова. – К., 1999. – 33 с.
  14. Мартинюк Т. Б., Методи та засоби паралельних перетворень векторних масивів даних [Монографія] / Т. Б. Мартинюк, В. В. Хомюк – Вінниця: “УНІВЕРСУМ-Вінниця”, 2005. – 202 с.
  15. Мартинюк Т. Б. Рекурсивні алгоритми багатооперандної обробки інформації [Монографія] / Т. Б. Мартинюк – Вінниця : “УНІВЕРСУМ-Вінниця”, 2000. – 216 с.
  16. Class ECE6332 Fall 12 Group-Fault-Tolerant Reconfigurable PPA. http://venividiwiki.ee.virginia.edu/mediawiki/index.php/ ClassECE6332Fall12Group-Fault-Tolerant_Reconfigurable_PPA