Організація контролю та діагностики ШПФ-схем у режимі реального часу в системах опрацювання сигналів

1. Jun-Fu Li, Cheng-Wen Lu. Efficient FFT network testing and diagnostic schemes // IEEE Trans. VLSI Syst. – June 2002. – Vol. 10. – Р. 267–278, 2. Jun-Fu Li, Shyue-Kung Lu, Shih-Arn Hwang, ChengWen Lu. Easily Testable and fault-tolerantt FFT butterfly network // IEEE Trans or circuits and systems. – Sept. 2000. – Vol. 47. – Р. 919–929. 3. Бондарев В.Н., Трестер Г., Чернега В.С. Цифровая обработка сигналов: методы и средства: Учеб. пособие для вузов. – 2-е изд. – Харьков: Конус, 2001. – 398 с. 4 . Jain V.K., Al-Arian S.A., Landis D.L., and Nienbaus H.A. Fully parallel and testtable WSI architecture for an FFT-processor // Intern. Jorn. Of Computer Aided VLSI Design. – 1991. – Vol. 3. – Р. 113–135. 5. Oh C.G., Youn H.Y., and R.aj. V.K. An efficient algoritm-based concurrent error detection for FFTnetwork // IEEE Trans Computer. – Sept. 1995. – Vol. 44. – Р. 1157–1162. 6. .Yamashita K., Kanasugi A., and Goto G. A wafe-scale 100 000-gate FFT processor with built-in test circuit // IEEE Jorn.of Solid-State Citcuits. – 1988. – Vol. 23. – Р. 336–342, 7. Antola A., Sami M.G., Sciuto D. Testing approaches for flowgraph-derived FFT arrays // Int.Conf. jn Systolic Arrays, KillarneyIreland. – 1989. – Р. 325–334.