Оптимізація ширини потокового графа алгоритму у нейронних мережах для зменшення використання процесорних елементів на одноплатних компʼютерах
У статті представлено метод оптимізації потокового графа алгоритму глибинної нейронної мережі для зменшення кількості процесорних елементів (ПЕ), необхідних для виконання алгоритму на одноплатних комп'ютерах. Запропонований підхід ґрунтується на використанні структурної матриці для оптимізації архітектури нейронної мережі без втрати продуктивності. Дослідження показало, що завдяки зменшенню ширини графа вдалося зменшити кількість процесорних елементів з 3 до 2, зберігаючи при цьому продуктивність мережі на рівні 75% ефективності.