структури

Пропонується гнучкий і універсальний підхід для опису електричних схем та дерева згортання, за яким можна оптимізувати виконання ключових етапів ієрархічної кластеризації.

A flexible and universal approach for presentation of electric circuits and reduction tree, which can optimizes the performance of key stages of hierarchical clustering is proposed.

Проведено аналіз останніх досліджень та публікацій, який показав, що недоліком наявних методів та алгоритмів пошуку максимального і мінімального чисел в одновимірному та двовимірному масивах є те, що вони не орієнтовані на апаратну реалізацію з використанням програмованих логічних інтегральних схем (ПЛІС) типу FPGA.