The features of devices for monochrome images lossless compression by JPEG-LS method in modern element base are discussed. Capabilities of Vivado package (Xilinx) for JPEG-LS algorithm C to suitable for implementation in FPGAs VHDL-descriptions transformation were tested and described. C language structures, which can not be processed by specified means and possible circumvention of such structures were defined.
Описана НВІС спеціалізованого контролера синхронних каналів для системи збирання наукової інформації (СЗНІ) і контрольної перевірочної апаратури супутника “Січ-2”. Також запропонована структура контролера для перспективної СЗНІ та оцінені його технічні характеристики. Показано, що використання сучасної елементної бази дозволяє реалізувати на кристалі НВІС більший набір функціональних вузлів за зменшення споживаної потужності.
Описано технологію розроблення засобів керування програмними стендами для відлагодження функціональних вузлів на ПЛІС. Програмні стенди є описаними мовами описів апаратних засобів моделями фізичних стендів, на яких перевіряють моделі функціональних цифрових вузлів. Пропоновані засоби призначені для перетворення поданих у табличному вигляді тестових впливів, що повинні подаватися з боку стенда на досліджуваний об’єкт, на вирази цих впливів на мові опису апаратних засобів. Запропоновані засоби входять до складу системи проектування ПЛІС
Розглянуто особливості ПЛІС системи збору наукової інформації (СЗНІ) супутника “Іоносат-мікро”. Перше покоління ПЛІС СЗНІ було розроблено для супутника “Січ-2”. Після аналізу результатів експлуатації СЗНІ були встановлені нові вимоги до наступ- ного покоління ПЛІС, набір виконуваних функцій був розширений, були розроблені нові моделі ПЛІС та модельні стенди і набори тестів для відлагодження окремих ПЛІС та СЗНІ загалом. До набору ПЛІС входять ПЛІС центрального блока СЗНІ, комплект ПЛІС периферійних модулів та ПЛІС контрольно-перевіркової апаратури.
The principles of design and operation of the multiprocessor self-configurabre FPGAbased computer systems are proposed in the article. The method of information processing and the structure of such system are developed. Its timing characteristics are explored. The conditions are determined necessary to achieve the high performance by the multiprocessor self-configurable computer system, and the approaches to implement these conditions are analyzed.
An efficiency of the application-specific processors (ASP) optimization design using C2HDL Chameleon tool and Altera IDE is explored. ASP optimization design supposes to perform the following actions: the set of ASP IP cores synthesis, their FPGA implementation and comparative analysis, optimal version selection according to given criterion.
In the article the structure of the designed FPGA based mobile robot technical system is described. For the design the block-hierarchical approach was used. This system includes the following elements: — the MicroBlaze soft, which is a 32-bit programmable RISC processor with Harvard architecture, in which the processor has separated memory commands and data memory, motor control subsystem, video processing subsystem, radio module control subsystem, sensor control subsystem, the subsystem of obstacle identification.