1. SCSIT
  2. All Volumes and Issues
  3. Volume 672, 2010
  4. Особливості опрацювання даних для ієрархічної кластеризації складних схем

Особливості опрацювання даних для ієрархічної кластеризації складних схем

SCSIT.
2010;
Volume 672
: pp. 215 - 219
Authors: 

Р. Базилевич, М. Влах, Н. Пелих

Національний університет «Львівська політехніка», кафедра програмного забезпечення

Пропонується гнучкий і універсальний підхід для опису електричних схем та дерева згортання, за яким можна оптимізувати виконання ключових етапів ієрархічної кластеризації.

A flexible and universal approach for presentation of electric circuits and reduction tree, which can optimizes the performance of key stages of hierarchical clustering is proposed.

Hierarchy
clustering
structures
data
  1. Charles J. Alpert. The ISPD98 circuit benchmark suite, IBM Austin Research Laboratory.
  2. Bazylevych R.P., Melnyk R.A., Rybak O.G.Circuit Partitioning for FPGAs by the Optimal Circuit Reduction Method, Vlsi Design, OPA (Overseas Publishers Association) N.V., 2000.
  3. Базилевич Р.П. Декомпозиционные и топологические методы автоматизированного коструирования электронных устройств. – Львів: Вища школа, 1981. – 168 с.
  4. Bazylevych R. The Optimal Circuit Reduction Method as an Effective Tool to Solve Large and Very Large Size Intractable Combinatorial VLSI Physical Design Problems. – 10th NASA Symposium on VLSI Design, 2002.