Порушено проблеми ефективного відображення в архітектуру ПЛІС пристроїв пам’яті з довільним доступом, які входять до складу програмних моделей спеціалізо- ваних процесорів. На основі аналізу архітектури ПЛІС запропоновано підходи до ефективного відображення пам’яті, розроблено методи, алгоритми та програмні засоби.
Висвітлено принципи побудови інструментальних засобів для дослідження характе- ристик процесорів опрацювання сигналів, генерованих системою високорівневого синтезу “Хамелеон” та імплементованих у ПЛІС, що розміщена на платформі DE1-SoC фірми Altera. Подано структуру та описано організацію роботи інструментальних засобів та їх компонентів, зокрема послідовність синтезу та імплементації у ПЛІС процесорів опрацювання сигналів.
Розглянуто питання оптимізації жадібних алгоритмів, які можуть бути застосовані для оптимізації розміщення/маршрутизації між компонентами в обчислювальних системах у випадку, коли послідовності даних було отримано за допомогою комбі- наційного розподілу. Проаналізовано недоліки використання звичайного жадібного алгоритму і запропоновано його оптимізований варіант на основі упорядкованого матричного запису розміщень, який дає змогу підвищити швидкодію алгоритму у 2.7 разу для 482 унікальних елементів.