Проаналізовано структурну складність помножувачів у поліноміальному базисі елементів полів Галуа GF (2m) за допомогою об'єднання VHDL- та SH-моделей в одну VHDL-SH-модель. Для порівняння результатів аналізу структурної складності було обрано алгоритм множення Мастровіто та класичний двокроковий алгоритм. Порядок поля Галуа, який розглянуто у статті, є < 409.
1. ДСТУ 4145-2002. Криптографічний захист інформації. Цифровий підпис, що ґрунтується на еліптичних кривих. Формування та перевіряння. – К.: Держ. комітет України з питань техн. регулюв. та споживч. політ., 2003. 2. Межгосударственный стандарт ГОСТ 34.310-95. Информационная технология. Криптографическая защита информации процедура выработки и проверки электронной цифровой подписи на базе асиметричного криптографического алгоритма. Межгосударственный совет по стандартизации, метрологии и сертификации. – Минск: Госстандарт Белоруссии, с дополнениями, 1997.16. 3. IEEE Std 1363-2000 IEEE Standard Specifications for Public-Key Cryptography Sponsor Microprocessorand Microcomputer Standards Committeeofthe IEEE Computer Society. Approved 30 January 2000. 4. Черкаський М. В. Співвідношення об'єктів SH- та VHDL-моделей / М. В. Черкаський, Ю. І. Бережанський // Вісн. Нац. ун-ту “Львів. політехніка”. – 2012. – № 717. – С. 199–203. – Бібліогр.: 3 назв. - укp. 5. Еліас Р. Генератор ядер секціонованих помножувачів елементів полів Галуа GF(2m) для оптимального нормального базису 2-го типу / В. Глухов, Р. Еліас // Вісник Нац. ун-ту “Львів. політехніка”. – 2012. – № 732. – С. 78–84. 6. Черкаський М. В., Абдалла Саїд Садек Псевдо SH-модель Комп’ютерні системи та мережі // Вісник Нац. ун-ту“Львівська політехніка”. – 2004. – № 523. – С. 145–150. Помножувач Мастровіто 9. Jean-Pierre Deschamps, Jose Luis Imana, Gustavo D.Sutter Hardware Implementation of Finite-Field Arithmetic. McGraw Hill, March 2009. 7. Шологон О. З. Обчислення структурної складності помножувачів у поліноміальному базисі елементів полів Галуа GF(2^m). Шологон О. З. // Вісник Нац. ун-ту “Львів. політехніка”, 2014 8. Черкаський М. В., Мурад Хусейн Халіл. Універсальна SH- модель Комп’ютерні системи та мережі // Вісник Нац. ун-ту“Львівська політехніка”. – 2004. – № 523. – С. 150–154. 9. Глухов В. С., Глухова О. В. Результати оцінки структурної складності помножувачів елементів полів Галуа // Вісник Нац. ун-ту “Львів. політехніка”, – 2013. – № 773. 10. Албанський І. Б. Дослідження системних характеристик цифрових пристроїв множення реалізованих в різних теоретико-числових базисах [Електронний ресурс] / І. Б. Албанський, О. І. Волинський // Вісник Хмельницького національного університету. – 2012. – № 2. – С. 179–186. 11. Пат. US 5768168A US 08/656,784 Universal Galois field multiplier/ Jin-Hyeok Im; заявл. 30.05.1996, опубл. 16.061998. 12. Пат US 4918638A US 07/107,363 Multiplier in a galois field/ Michihito Matsumoto, Kazuhiro Murase; заявл. 9.10.1987, опубл. 17.04.1990. 13. Virtex-6 FPGA Family: Data heet.- Xilinx, January 2009/ - DS312.10.