Обчислення структурної складності помножувачів у поліноміальному базисі елементів полів Галуа GF(2m)

Authors: 

Шологон О. З.

Національний університет “Львівська політехніка”, кафедра електронних обчислювальних машин

Проаналізовано структурну складність помножувачів, представлених у полі- номіальному базисі елементів полів Галуа GF(2m). Для визначення структурної складності множення в полях Галуа було обрано помножувач, на якому реалізовано алгоритм Мастровіто. Запропоновано визначення структурної складності за допомогою об’єднання SH- та VHDL-моделей в одну VHDL-SH-модель.

1. ДСТУ 4145-2002. Криптографічний захист інформації. Цифровий підпис, що ґрунтується на еліптичних кривих. Формування та перевіряння. – К.: Держ. комітет України з питань техн. регулюв. та споживч. політ., 2003. 2. Межгосударственный стандарт ГОСТ 34.310-95. Информационная технология. Криптографическая защита информации процедура выработки и проверки электронной цифровой подписи на базе асиметричного криптографического алгоритма. Межгосударственный совет по стандартизации, метрологии и сертификации. – Минск: Госстандарт Белоруссии, с дополнениями, 1997. 3. IEEE Std 1363-2000 IEEE Standard Specifications for Public-Key Cryptography Sponsor Microprocessorand Microcomputer Standards Committeeofthe IEEE Computer Society. Approved 30 January 2000. 4. Еліас Р. Генератор ядер секціонованих помножувачів елементів полів Галуа GF(2m) для оптимального нормального базису 2-го типу / Глухов В., Еліас Р. // Вісник Нац. ун-ту “Львівська політехніка”. – 2012. – № 732 5. Глухов В. С., Глухова О. В. Результати оцінки структурної складності помножувачів елементів полів Галуа // Вісник Нац. ун-ту “Львівська політехніка”. – 2013. – № 773. 6. Черкаський М. В. Співвідношення об'єктів SH- та VHDL-моделей / М. В. Черкаський, Ю. І. Бережанський // Вісн. Нац. ун-ту “Львів. політехніка”. – 2012. – № 717. – С. 199–203. – Бібліогр.: 3 назв. - укp. 7. Черкаський М.В., Мурад Хусейн Халіл. “Універсальна SH-модель” // Вісник Нац. ун-ту“Львівська політехніка”. – 2004. – № 523. – С. 150–154. 8.Virtex-5 FPGA Family: Data Sheet.- Xilinx, January 2009/ - DS312.10 9. Черкаський М.В., Абдалла Саїд Садек, “Псевдо SH-модель” Комп’ютерні системи та мережі // Вісник Нац. ун-ту“Львівська політехніка”. – 2004. – № 523. – С. 145–150.