Порушено проблеми ефективного відображення в архітектуру ПЛІС пристроїв пам’яті з довільним доступом, які входять до складу програмних моделей спеціалізо- ваних процесорів. На основі аналізу архітектури ПЛІС запропоновано підходи до ефективного відображення пам’яті, розроблено методи, алгоритми та програмні засоби.
Визначено базові принципи реалізації апаратної багатозадачності в реконфігу- ровних комп’ютерних системах, побудованих на основі ПЛІС з динамічним частковим реконфігуруванням. Запропоновано структуру платформи для реалізації апаратної багатозадачності в частково реконфігуровній ПЛІС. Розглянуто концепцію віртуальних апаратних засобів, а також питання перемикання контексту і переміщення задач у частково реконфігуровній ПЛІС.
Висвітлено принципи побудови інструментальних засобів для дослідження характе- ристик процесорів опрацювання сигналів, генерованих системою високорівневого синтезу “Хамелеон” та імплементованих у ПЛІС, що розміщена на платформі DE1-SoC фірми Altera. Подано структуру та описано організацію роботи інструментальних засобів та їх компонентів, зокрема послідовність синтезу та імплементації у ПЛІС процесорів опрацювання сигналів.
Висвітлено підхід часткового реконфігурування ПЛІС та описано механізм його реалізації. На основі узагальнення і доповнення відомих методичних та проектних рекомендацій сформульовано методологічні основи проектування комп’ютерних прист- роїв для частково реконфігуровних ПЛІС. Виокремлено особливості проектування пристроїв із невизначеними замінними модулями.
Досліджено ефективність застосування оптимізаційного проектування спеціалі- зованих процесорів з використанням системи автоматичного синтезу “Хамелеон” та інструментальних засобів фірми Altera, де під оптимізаційним проектуванням спеціалізованих процесорів розуміється синтез системою “Хамелеон” множини можливих варіантів їхніх програмних моделей, їх реалізація в ПЛІС, проведення порівняльного аналізу їх технічних характеристик та вибір оптимального варіанта за заданим критерієм.
Розроблено структуру проектованої мобільної робототехнічної системи на базі FPGA. Розроблено VHDL-моделі підсистем керування МРТС, програмне забезпечення системи та описано особливості фізичної моделі мобільної РТС на основі FPGA. Реалізовано макетний взірець на базі FPGA, що дає змогу дослідити розроблене програмне забезпечення.